Wafer Level Fan-out

（2D Chiplet Integration）

Reconstituted Wafer to Wafer

（logic+ memory tiles）

3D Chiplet Integration

（CPO, Qubit, super TGP）