Hi-CHIP 異質整合系統級封裝開發聯盟
跳到主要內容區塊
熱門：進階搜尋
TWGTechnical Working Group
3D/FO Process Integration
任務目標
．3D Chiplet Stack
．Fan-Out Pilot Line
．CPO Integration
研發規劃
| 2023 | 2023-2025 | 2026-2028 |
|
Wafer Level Fan-out （2D Chiplet Integration） |
Reconstituted Wafer to Wafer （logic+ memory tiles） |
3D Chiplet Integration （CPO, Qubit, super TGP） |
SIG 成員
．總召集人：瑞峰半導體 戴國瑞 董事長
．副召集人：工研院 張香鈜 經理
運作機制
．聯盟例會：每年 2 次
．SIG 會議：待定
2023 預計產出
| Time | Action Item | Expected Output |
| 2023/06/30 |
Laser de-bond |
12” Laser de-bond baseline Report |
| 2023/12/31 |
Fan-out process integration |
5P4M FO process Report |