Hi-CHIP 異質整合系統級封裝開發聯盟

       隨著先進製程日新月異的發展，IC 設計週期與成本大幅提升。舉例來說，7 奈米的設計週期是 28 奈米的兩倍，設計成本超過 3 億美元，而 5 奈米更將突破 5 億美元。由於晶片效能陷入成長趨緩的狀態，多維度的晶片設計與異質整合封裝架構將是未來半導體最重要的發展方向。

       同時，AI 與 5G 引發了各種新興科技應用，而面對同一封裝內不同電路之間對訊號路徑更小、更大頻寬、更低耗電、更薄與更小的需求，異質整合將有機會解決間距更細、訊號與電源完整性、散熱、整合性及成本控制等挑戰。

       為了因應這些挑戰，工研院在異質整合技術開發方面已有多年經驗。除了持續投入資源強化異質整合技術，如 Fan-out、2.5/3DIC、EIC 與 SOIC 等的開發，工研院也積極與 AITA、UCLA CHIPS 等國際聯盟接軌。並在 2021 年與國內外半導體大廠共同籌備成立「Hi-CHIP 異質整合系統級封裝開發聯盟」，提供 AIOT 系統應用平台與 shuttle service，組建先進封裝製程產線，從系統應用出發，隨著製程與檢測設備的陸續到位，開發前瞻異質整合技術，並與台灣半導體產業鏈結，協助國內外新創構想從封裝設計、測試驗證到小量產的技術服務，同時達成供應鏈在地化的目標。